



UCP e pipelines

Aleardo Manacero Jr.

DCCE/UNESP

Grupo de Sistemas Paralelos e Distribuídos



Conteúdo




- Introdução aos modelos arquiteturais da CPU
- Pipelines
 - Motivação
 - Estrutura
 - Princípios de projeto
 - Exemplos

Estrutura da CPU




- Componentes básicos:
 - Registradores
 - Unidade de controle
 - Unidade lógico-aritmética

Modelos arquiteturais básicos




(a) CPU with built-in floating-point unit

Modelos arquiteturais básicos




(b) CPU with an attached coprocessor

Modelo de arquitetura CISC




(a) The CISC architecture with microprogrammed control and unified cache

Modelo de arquitetura RISC



(b) The RISC architecture with hardwired control and split instruction cache and data cache.


Arquitetura POWER (32 bits)



Arquitetura VLIW




■ Modelo de processador




Arquitetura VLIW



■ Formato de instrução e execução



(a) A typical VLIW processor and instruction format



(b) VLIW execution with degree $m = 3$

Estrutura da CPU




■ Funcionamento

- ☐ Instruções e dados são transferidos da memória para a CPU
- ☐ CPU executa a tarefa
- ☐ Resultados são retornados para a memória



Funcionamento da CPU




Transfere Instrução para UCP





Funcionamento da CPU




Funcionamento da CPU



Funcionamento da CPU



Funcionamento da CPU




Funcionamento da CPU




- O problema na forma de funcionamento apresentada é o atraso inerente pela serialização das atividades
- Uma solução é realizar as operações como se estivessemos numa linha de produção
- Isso é feito através de pipelines, que permitem acelerar as fases serializadas da execução de instruções consecutivas

Princípio do pipeline



Princípio do pipeline



Problemas com pipelines



- A eficiência do pipeline depende de não se quebrar a sequência entre as instruções que são executadas
- O problema é que instruções de saltos tipicamente forçam essa quebra, o que implica que instruções já no pipeline terão que ser descartadas
- Isso é o que se chama de esvaziamento do pipeline

Tratamento do esvaziamento



■ Delay slot

- Insere instruções (ou altera a ordem de execução) de modo a permitir o aproveitamento das instruções que estão no pipeline quando da instrução de desvio

■ Predição de caminho

- Busca adivinhar qual o caminho que será seguido após uma instrução de salto

■ Execução condicional

- Executa os dois caminhos até que se saiba qual deve ser seguido

A técnica de *delay slot*



I1. Load R1, A

I2. Dec R3, 1

I3. **BrZero R3, I5**

I4. Add R2, R4

I5. Sub R5, R6

I6. Store R5, B

I2. Dec R3, 1

I3. BrZero R3, I5

I1. Load R1, A

I4. Add R2, R4

I5. Sub R5, R6

I6. Store R5, B

Dimensionamento de pipeline



- No projeto de um pipeline é importante identificar como a execução de cada instrução pode ser dividida de modo a aumentar a eficiência da execução.
- Assim, são parâmetros importantes:
 - ☐ Tipos de instruções
 - ☐ Número de estágios
 - ☐ Duração de cada estágio
 - ☐ Modelo de sincronismo entre estágios

Dimensionamento de pipeline



- Estágios básicos:
 - ☐ Busca de instrução
 - ☐ Decodificação de instrução
 - ☐ Busca de dados
 - ☐ Execução de instrução
- Esses estágios podem ser (e normalmente são) divididos em estágios ainda menores, a partir da identificação das microinstruções que efetivamente implementam cada operação

Dimensionamento de pipeline



- A busca de instrução envolve:
 - Interpretação do valor atual do contador de programas (PC)
 - Busca do conteúdo presente na posição de memória endereçada por PC
 - Transferência da instrução da memória para o registrador de instruções
 - Atualização do contador de programas

Dimensionamento de pipeline



- A decodificação de instrução envolve:
 - Identificação do código da instrução
 - Geração dos sinais de controle
 - Geração dos endereços de dados

Dimensionamento de pipeline



- A busca de dados segue um padrão semelhante ao da busca de instruções:
 - Interpretação dos endereços dos dados constantes do registrado de endereços
 - Identificação dos dados desejados
 - Transferência dos dados da memória para registradores da CPU
 - Atualização do contador de programas

Dimensionamento de pipeline



- Execução de instrução
 - Armazena no acumulador o resultado da aplicação da instrução sobre os dados
 - Transfere esse resultado do acumulador para algum registrador convencional

Dimensionamento de pipeline



■ Exemplo de dimensionamento:



Fase	Micro-operação	Tempo (ns)
BI	$REM \leftarrow CP$	3
	Decodifica REM	6
	$RDM \leftarrow M[REM]$	10
	$RI \leftarrow RDM, inc(CP)$	3
DI	Id. Cod. Oper.	12
	Gera Endereço	9
BD	$REM \leftarrow End.Dado$	3
	Decodifica REM	6
	$RDM \leftarrow M[REM]$	10
	$Rx \leftarrow RDM$	3
EX	$Ac \leftarrow f\{ULA\}$	22
	$Ry \leftarrow Ac$	3
Total		90

Dimensionamento de pipeline



- Duração de cada estágio
 - Uma das técnicas é adotar relógio único para todos os estágios
 - Assim, num pipeline síncrono é possível fazer as instruções passarem de um estágio a outro simultaneamente
 - O problema aqui é definir uma quantização que seja eficiente para a máxima divisão das operações anteriormente descritas

Determinação do ciclo



BI $\rightarrow$ 22ns

DI $\rightarrow$ 12ns a 21ns

BD $\rightarrow$ até 22ns

Ex $\rightarrow$ 25ns

$T_{ot} = 10\text{ns}$ (90ns $\div$ 9 segmentos)

$T_{min} = 10\text{ns} \times 1,05 + 4\text{ns} = 14,5\text{ns}$ (o fator 1,05 e o ajuste de 4ns são parâmetros de projeto)

Determinação do ciclo



- Eficiência:
 - $90\text{ns} \rightarrow 11\text{MHz}$
 - $14,5\text{ns} \rightarrow 70\text{MHz}$ (130,5ns por instrução)

Determinação do ciclo



Fase	Micro-operação	Tempo (ns)		
$T_{\min} = 10ns \times 1,05 + 4ns = 14,5ns$				
BI	REM ← CP	3	}	9ns
	Decodifica REM	6		
	RDM ← M[REM]	10	→	10ns
	RI ← RDM, inc(CP)	3	}	6ns
DI	Id. Cod. Oper.	12	→	9ns
	Gera Endereço	9	→	9ns
BD	REM ← End.Dado	3	}	9ns
	Decodifica REM	6		
	RDM ← M[REM]	10	→	10ns
	Rx ← RDM	3	}	8ns
EX	Ac ← f{ULA}	22	→	10ns
	Ry ← Ac	3	→	10ns
Total		90		

Determinação do ciclo



Fase	Micro-operação	Tempo (ns)		
$T_{\min} = 15ns \times 1,05 + 4ns = 19,75ns \approx 20ns$				
BI	REM ← CP	3	}	→ (3+6+6)ns=15ns
	Decodifica REM	6		
	RDM ← M[REM]	10		
	RI ← RDM, inc(CP)	3	}	→ (4+3+8)ns=15ns
DI	Id. Cod. Oper.	12	}	→ (4+9+2)ns=15ns
	Gera Endereço	9		
BD	REM ← End.Dado	3	}	→ (1+6+8)ns=15ns
	Decodifica REM	6		
	RDM ← M[REM]	10		
	Rx ← RDM	3	}	→ (2+3+10)ns=15ns
EX	Ac ← f{ULA}	22	}	→ (12+3)ns = 15ns
	Ry ← Ac	3		
Total		90		

Determinação do ciclo



Fase	Micro-operação	Tempo (ns)	$T_{\min} = 22,5ns \times 1,05 + 4ns = 27,625ns \approx 28ns$	
BI				
	REM ← CP	3	}	22ns
	Decodifica REM	6		
	RDM ← M[REM]	10		
	RI ← RDM, inc(CP)	3		
DI				
	Id. Cod. Oper.	12	}	21ns
	Gera Endereço	9		
BD				
	REM ← End.Dado	3	}	22ns
	Decodifica REM	6		
	RDM ← M[REM]	10		
	Rx ← RDM	3		
EX				
	Ac ← f{ULA}	22	}	25ns
	Ry ← Ac	3		
Total		90		

Determinação do ciclo



Fase	Micro-operação	Tempo (ns)
BI	REM ← CP	3
	Decodifica REM	6
	RDM ← M[REM]	10
	RI ← RDM, inc(CP)	3
DI	Id. Cod. Oper.	12
	Gera Endereço	9
BD	REM ← End.Dado	3
	Decodifica REM	6
	RDM ← M[REM]	10
	Rx ← RDM	3
EX	Ac ← f{ULA}	22
	R	3
T		

$$T_{\min} = 25\text{ns} \times 1,05 + 4\text{ns} = 30,25\text{ns}$$

22ns

21ns

22ns

25ns

Dependências de dados



- *Hazards*

- Instruções no *pipeline*
- Resultados no *pipeline*

- Classificação

- Dados
 - 100: add r0, r2, r4
 - 104: sub r3, r0, r1
- Controle


Dependências de dados




- *Hazards* de dados:


- Leitura após escrita (RAW - *read after write hazard*)
- Escrita após leitura (WAR - *write after read hazard*)
- Escrita após escrita (WAW - *write after write hazard*)

Criação de bolhas



Adiantamento de dados






Pipeline linear




- É um pipeline em que o fluxo pelos estágios segue um padrão sequencial entre estágios
- É o pipeline típico que examinamos até agora
- Seu controle pode ser síncrono ou assíncrono

Pipeline linear síncrono



(b) A synchronous pipeline model

Pipeline linear assíncrono




(a) An asynchronous pipeline model

Pipeline não-linear



- É um pipeline em que o fluxo pelos estágios pode sofrer grandes desvios ou até formar ciclos
- É típico de processadores CISC, pois instruções de formatos diferentes demandam caminhos de execução diferentes
- Seu controle é tipicamente assíncrono, demandando tabelas de reserva

Exemplo pipeline não-linear assíncrono



(a) A three-stage pipeline

Pipeline reconfigurável (não-linear)




Tabela de reserva



	t_1	t_2	t_3	t_4	t_5	t_6	t_7
E1	A			A			A
E2		A					A
E3			A		A	A	

Tabela de reserva



	t_1	t_2	t_3	t_4	t_5	t_6	t_7
E1	B				B		
E2			B			B	
E3		B		B			B

Vetor de colisões



- Quando é seguro iniciar uma nova função.
- Número de posições igual ao de períodos.

- $VC_{ij}(x)$
 - $1 \rightarrow$ há colisão
 - $0 \rightarrow$ não há colisão

Vetor de colisões



	t_1	t_2	t_3	t_4	t_5	t_6	t_7	t_8
E1	B A			A B			A	
E2		A	B			B		A
E3		B	A	B	A	A	B	

$$VC_{AB} = (1 \text{ } ______)$$

Vetor de colisões



	t_1	t_2	t_3	t_4	t_5	t_6	t_7	t_8
E1	A	B		A		B	A	
E2		A		B			B	A
E3			B		B	A		B

$$VC_{AB} = (1 \ 1 \ _ \ _ \ _ \ _ \ _)$$

Vetor de colisões



t_9

A		B	A			B		
	A			B			B	
		A	B	A	B			B

$$VC_{AB} = (1 \ 1 \ 1 \ _ \ _ \ _ \ _)$$

Vetor de colisões



	t_1	t_2	t_3	t_4	t_5	t_6	t_7	t_8	t_9	t_{10}
E1	A			B			A	B		
E2		A				B		A	B	
E3			A		B	A	B			B

$$VC_{AB} = (1 \ 1 \ 1 \ 1 \ _ \ _ \ _ \ _)$$

Vetor de colisões



	t_1	t_2	t_3	t_4	t_5	t_6	t_7	t_8	t_9	t_{10}	t_{11}
E1	A			A	B		A		B		
E2		A					B	A		B	
E3			A		A	A B		B			B

$$VC_{AB} = (1 \ 1 \ 1 \ 1 \ _ \ _ \ _)$$

Vetor de colisões



								t_8	t_9	t_{10}	t_{11}	t_{12}
E1	A			A		B	A			B		
E2		A						B A			B	
E3			A		A	A	B		B			B

$$VC_{AB} = (1 \ 1 \ 1 \ 1 \ 1 \ 1 \ _ \ _)$$

Vetor de colisões



								t_9	t_{10}	t_{11}	t_{12}	t_{13}
A			A			B				B		
	A						A	B			B	
		A		A	A		B		B			B

$$VC_{AB} = (1\ 1\ 1\ 1\ 1\ 1\ 1\ _)$$

Vetor de colisões



	t_1	t_2	t_3	t_4	t_5	t_6	t_7	t_8	t_9	t_{10}	t_{11}	t_{12}	t_{14}	t_{14}
E1	A			A			A	B				B		
E2		A						A		B			B	
E3			A		A	A			B		B			B

$$VC_{AB} = (1 \ 1 \ 1 \ 1 \ 1 \ 1 \ 1 \ 0)$$

Vetor de colisões



	t_1	t_2	t_3	t_4	t_5	t_6	t_7	t_8
E1	A B			A	B		A	
E2		A	B			B		A
E3		B	A	B	A	A	B	

$$VC_{BA} = (1 \text{ } _ _ _ _ _ _)$$

Vetor de colisões



	t_1	t_2	t_3	t_4	t_5	t_6	t_7	t_8	t_9
E1	B	A			B			A	
E2			A			B			A
E3		B		B		A	B		

$$VC_{BA} = (1 \ 1 \ _ \ _ \ _ \ _)$$

Vetor de colisões



	t_1	t_2	t_3	t_4	t_5	t_6	t_7		
E1	B		A		B	A			A
E2			B	A		B			A
E3		B		B	A		B	A	

$$VC_{BA} = (1 \ 1 \ 1 \ _ \ _ \ _ \ _)$$

Vetor de colisões



B			A	B		A			A	
		B		A	B					A
	B		B		A	B	A	A		

$$VC_{BA} = (1\ 1\ 1\ 0\ ___)$$

Vetor de colisões



	t_1	t_2	t_3	t_4	t_5	t_6	t_7	t_8	t_9	t_{10}	t_{11}	t_{12}
E1	B				BA			A			A	
E2			B			BA						A
E3		B		B			BA		A	A		

$$VC_{BA} = (1\ 1\ 1\ 0\ 1\ _ _)$$

Vetor de colisões



	t_1	t_2	t_3	t_4	t_5	t_6	t_7						
E1	B				B	A			A			A	
E2			B			B	A						A
E3		B		B			B	A		A	A		

$$VC_{BA} = (1\ 1\ 1\ 0\ 1\ 0\ _)$$

Vetor de colisões



	t_1	t_2	t_3	t_4	t_5	t_6	t_7	t_8	t_9	t_{10}	t_{11}	t_{12}	t_{13}	t_{14}
E1	B				B		A			A			A	
E2			B			B		A						A
E3		B		B			B		A		A	A		

$$VC_{BA} = (1\ 1\ 1\ 0\ 1\ 0\ 0)$$


Vetor de colisões



- Como usar?



Vetor de colisões






Exemplos de pipelines reais


Pipeline família Power



PPE pipeline front end



PPE pipeline back end



IC	Instruction cache
IB	Instruction buffer
BP	Branch prediction
MC	Microcode
ID	Instruction decode
IS	Instruction issue
DLY	Delay stage
RF	Register file access
EX	Execution
WB	Write back


Pipeline superescalar (threads)



Thread0



Thread1



Thread2



Common
hardware



Pipeline processadores MIPS

